低電平無效是什麼意思?

General 更新 2024-05-18

STM32中什麼有效電平和無效電平

你好：

沒看懂你的問題，什麼意思？

為什麼要低電平有效

在數字系統中，比較容易出現在低電平上疊加一個噪聲正脈衝。如果採用高電平有效的方式，就可能在無效的低電平上，出現高電平噪聲，從而使某個信號在不應當有效的時候，出現有效的高電平。而在高電平上，出現一個負噪聲脈衝，從而導致某個信號在不應當有效的時候，出現有效的低電平的機率，要小得多。所以在數字系統中，大多數信號的有效電平為低電平。

關於低電平有效的問題，急求啊

1、正確。

2、對的，輸入高電平無效，但一般平時維持在高電平，需要觸發時才切換為低電平，觸發完成又回到高電平，準備下次觸發。

3、是否有效是對後級電路來說的，就像比賽骸聲一樣，槍響有效，是針對運動員的，槍響了才起跑，不響就不動一樣；後面的電路檢測到輸出為低（對後級電路來說相當是輸入），開始動作，是高就不動作，就是無效。

4、一定是高低電平一起用的。

5、給信號上面加一橫標示使用的是低電平觸發，和普通信號是一樣的，只是強調低觸發而已。

6、你理解反了，低電平有效是指輸入，至於輸出也可能是低、高、高阻甚至是模擬量都有可能，這要看後面控制的是什麼了，槍響了，可能是100m也可能是800m跑。

數電中低電平有效還是高電平有效是怎麼判斷的？

舉個列子：

一個帶清零clr的D觸發器。當clr=1時，在時鐘作用下D觸發器清零，這時clr為高電平有效。而clr=0時無變化，clr為低電平時無效。

為何在真值表中低電平有效的項要加個非號？

為什麼許多器件的片選信號低電平有效，而不是高電平有效

５?綣?塹偷縉接行В?恍杓虻サ慕?悶?《酥苯詠覩ND即可，使用者不得不將該端接到指定電平上，是不能偷懶的。3)、大多數的地址譯碼器輸出端，都是低電平有效，這樣，只需將該輸出端直接接到制定芯片的片選端即可，如果是高電平有效，還要經過反相器轉換一次，顯得麻煩。4)、當然，也有部分芯片的片選信號是高電平有效，這是為了使用者的方便，按照要求使用是不會有什麼問題的。主要是為了降低功率，因為選中信號輸出時，地址譯碼器輸出端為低電平，此時譯碼器不輸出功率；選中信號沒有輸出（不選中）時，譯碼器輸出端為高阻狀態，輸出消耗功率也為0。因此芯片的CS信號採用低電平有效可以最大程度減小片選控制的功率消耗。此外，低電平有效也可以最大程度地減小干擾和保證控制的可靠性。低電平有效時，外部的任何干擾都不能進入被控制的芯片，因而保證芯片的可靠工作。這樣在干擾信號能夠進入芯片時是在芯片不工作時（片選無效），也就是說，干擾信號對芯片的工作沒有影響。而若採用高電平有效，在芯片工作時不要說外部干擾信號能夠很容易地進入芯片干擾，造成各種誤動作，就連電源的任何波動都可能影響芯片的正常工作

verilog語言裡reset的有效值和無效值哪一個表示高電平？哪一個表示低電平？

有效值是高電平還是低電平由你自己定義哈，，verilog中一般復位信號下降沿有效，即if(!reset)

圖中這個邏輯門電路，我知道他是低電平輸入有效，輸入0時輸出1。那如果輸入1會輸出什麼，0還是1。如

低電平有效，高電平無效，如果左邊輸入高電頻相當於沒輸入（輸入懸空），輸出是高電平。

三態門控制端為低電平有效時,若控制端為低電平,輸出邏輯什麼邏輯電平 5分

三態門有三種輸出狀態：輸出高電平、輸出低電平和高阻狀態，前兩種狀態為工作狀態，後一種狀態為禁止狀態。注意的是，三態門不是具有三種邏輯值。在工作狀態下，三態門的輸出可為邏輯‘0’或者邏輯‘1’；在禁止狀態下，其輸出呈現高阻態，相當於開路。利用三態門可以實現線與，也被廣泛應用於總線傳送，用於設備的總線連接，可通過高阻狀態斷開連接，通過高、低電平狀態向總線發送或接受數據。因為總線只允許同時只有一個使用者。通常在數據總線上接有多個器件，每個器件通過OE/CE之類的信號選通。如器件沒有選通的話它就處於高阻態，相當於沒有接在總線上，不影響其它器件的工作。。三態門都有一個EN控制使能端，來控制門電路的通斷，要看使能控制端是高電平有效，還是低電平有效，只有在使能控制端有效時，輸入端的狀態才有效。

譯碼器的輸出分為低電平有效和高電平有效兩種嗎？怎麼判斷一個譯碼器的輸出是低電平有效還是高電平有效

“譯碼器的輸出分為低電平有效和高電平有效兩種嗎？”

是的，也就是所謂的反向輸出或者非反向輸出。

“怎麼判斷一個譯碼器的輸出是低電平有效還是高電平有效”