對於剛剛學會仿真的同學，會遇到千奇百怪的問題，但是身邊又沒有隨時可以幫你解答的同事或者老師，那麼請關注下面的經驗與教訓。
工具/原料
PC
cadence
方法/步驟
對單個MOS管做DC分析時，出現了下圖的情況：
要也就是說當輸出電流僅僅與VGS有關，而與VDS無關呢？但是我們知道MOS管是個電壓控制器件，分別受垂直方向的VGS和水平放行的VDS控制，為什麼圖示與VDS無關呢？
仔細檢查方知把VDS設置成立1.8V，在此時，NMOS已經處於飽和區，當然和VDS無關了（忽略Early效應的話）。
上述設置的方法不是唯一的，也可以直接在邏輯圖上設置，更清晰更直觀。
下圖是當M0漏端電壓從1V到1.5V之間變化時的輸出波形，這個時候可以近似認為M0漏端電流與參考電流成比例
所以把VDS的變化設置成從0到1.8V變化時，就出現了下面的正確的結果。
當VDS變化時，漏端的電流是會隨VDS變化，這是隨場強變化的結果。
注意事項
一定記住仿真時哪些是常量哪些是變量。