記憶體時序怎麼設定

　　雖然小編從小就對看書感興趣，可是讓我看一本完全不瞭解的書可是一點都看不下去，學知識也是一樣，自己喜歡的不用別人督促，就能把它學的很好很紮實，自己不喜歡的學科呢，就要逼著自己學，而且效果並不好，興趣是最好的老師，不過正在上學還沒高考的可要認真學習每一門功課，考上大學後再選擇一個自己喜歡的專業。記憶體時序設定小編是看不懂，相信總有人會明白的。

　　記憶體時序設定

　　記憶體引數的設定正確與否，將極大地影響系統的整體效能。下面我們將針對記憶體關於時序設定引數逐一解釋，以求能讓大家在記憶體引數設定中能有清晰的思路，提高電腦系統的效能。

　　涉及到的引數分別為：

　　CPC : Command Per Clock

　　tCL : CAS Latency Control

　　tRCD : RAS to CAS Delay

　　tRAS : Min RAS Active Timing

　　tRP : Row Precharge Timing

　　tRC : Row Cycle Time

　　tRFC : Row Refresh Cycle Time

　　tRRD : Row to Row DelayRAS to RAS delay

　　tWR : Write Recovery Time

　　……及其他引數的設定

　　首 先，需要在BIOS中開啟手動設定，在BIOS設定中找到“DRAM Timing Selectable”，BIOS設定中可能出現的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，將其值設為“Menual”視BIOS的不同可能的選項有：On/Off或Enable/Disable，如果要調整記憶體時序，應該先開啟 手動設定，之後會自動出現詳細的時序引數列表：

　　CPC : Command Per Clock

　　可選的設定：Auto，Enable1T，Disable2T。

　　Command Per ClockCPC：指令比率，也有翻譯為：首命令延遲，一般還被描述為DRAM Command Rate、CMD Rate等。由於目前的DDR記憶體的定址，先要進行P-Bank的選擇通過DIMM上CS片選訊號進行，然後才是L-Bank/行啟用與列地址的選 擇。這個引數的含義就是指在P-Bank選擇完之後多少時間可以發出具體的定址的L-Bank/行啟用命令，單位是時鐘週期。

　　顯然，CPC越短越好。但當隨著主機板上記憶體模組的增多，控制晶片組的負載也隨之增加，過短的命令間隔可能會影響穩定性。因此當你的記憶體插得很多而出現不太穩定的時間，才需要將此引數調長。目前的大部分主機板都會自動設定這個引數。

　　該引數的預設值為Disable2T，如果玩家的記憶體質量很好，則可以將其設定為Enable1T。

　　tCL : CAS Latency ControltCL

　　可選的設定：Auto，1，1.5，2，2.5，3，3.5，4，4.5。

　　一般我們在查閱記憶體的時序引數時，如“3-4-4-8”這一類的數字序列，上述數字序列分別對應的引數是“CL-tRCD-tRP-tRAS”。這個3就是第1個引數，即CL引數。

　　CAS Latency Control也被描述為tCL、CL、CAS Latency Time、CAS Timing Delay，CAS latency是“記憶體讀寫操作前列地址控制器的潛伏時間”。CAS控制從接受一個指令到執行指令之間的時間。因為CAS主要控制十六進位制的地址，或者說 是記憶體矩陣中的列地址，所以它是最為重要的引數，在穩定的前提下應該儘可能設低。

　　記憶體是根據行和列定址的，當請求觸發後，最初是 tRASActiveto Precharge Delay，預充電後，記憶體才真正開始初始化RAS。一旦tRAS啟用後，RASRow Address Strobe 開始進行需要資料的定址。首先是行地址，然後初始化tRCD，週期結束，接著通過CAS訪問所需資料的精確十六進位制地址。期間從CAS開始到CAS結束 就是CAS延遲。所以CAS是找到資料的最後一個步驟，也是記憶體引數中最重要的。

　　這個引數控制記憶體接收到一條資料讀取指令後要等待多少個時鐘週期才實際執行該指令。同時該引數也決定了在一次記憶體突發傳送過程中完成第一部分傳送所需要 的時鐘週期數。這個引數越小，則記憶體的速度越快。必須注意部分記憶體不能執行在較低的延遲，可能會丟失資料，因此在提醒大家把CAS延遲設為2或2.5的同 時，如果不穩定就只有進一步提高它了。而且提高延遲能使記憶體執行在更高的頻率，所以需要對記憶體超頻時，應該試著提高CAS延遲。

　　該引數對記憶體效能的影響最大，在保證系統穩定性的前提下，CAS值越低，則會導致更快的記憶體讀寫操作。CL值為2為會獲得最佳的效能，而CL值為3可以提高系統的穩定性。注意，WinbondBH-5/6晶片可能無法設為3。

　　tRCD : RAS to CAS Delay

　　可選的設定：Auto，0，1，2，3，4，5，6，7。

　　該值就是“3-4-4-8”記憶體時序引數中的第2個引數，即第1個4。RAS to CAS Delay也被描述為：tRCD、RAS to CAS Delay、Active to CMD，表示"行定址到列定址延遲時間"，數值越小，效能越好。對記憶體進行讀、寫或重新整理操作時，需要在這兩種脈衝訊號之間插入延遲時鐘週期。在 JEDEC規範中，它是排在第二的引數，降低此延時，可以提高系統性能。建議該值設定為3或2，但如果該值設定太低，同樣會導致系統不穩定。該值為4時， 系統將處於最穩定的狀態，而該值為5，則太保守。

　　如果你的記憶體的超頻效能不佳，則可將此值設為記憶體的預設值或嘗試提高tRCD值。

　　tRAS : Min RAS Active Timing

　　可選的設定：Auto，00，01，02，03，04，05，06，07，08，09，10，11，12，13，14，15。

　　該值就是該值就是“3-4-4-8”記憶體時序引數中的最後一個引數，即8。Min RAS Active Time 也被描述為：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time，表示“記憶體行有效至預充電的最短週期”，調整這個引數需要結合具體情況而定，一般我們最好設在5-10之間。這個引數要根據實際情況而定，並 不是說越大或越小就越好。

　　如果tRAS的週期太長，系統會因為無謂的等待而降低效能。降低tRAS週期，則會導致已被啟用的行地址會更早的進入非啟用狀態。如果tRAS的週期太 短，則可能因缺乏足夠的時間而無法完成資料的突發傳輸，這樣會引發丟失資料或損壞資料。該值一般設定為CAS latency + tRCD + 2個時鐘週期。如果你的CAS latency的值為2，tRCD的值為3，則最佳的tRAS值應該設定為7個時鐘週期。為提高系統性能，應儘可能降低tRAS的值，但如果發生記憶體錯誤 或系統宕機，則應該增大tRAS的值。

　　tRP : Row Precharge TimingtRP

　　可選的設定：Auto，0，1，2，3，4，5，6，7。

　　該值就是“3-4-4-8”記憶體時序引數中的第3個引數，即第2個4。Row Precharge Timing 也被描述為：tRP、RAS Precharge、Precharge to active，表示"記憶體行地址控制器預充電時間"，預充電引數越小則記憶體讀寫速度就越快。

　　tRP用來設定在另一行能被啟用之前，RAS需要的充電時間。tRP引數設定太長會導致所有的行啟用延遲過長，設為2可以減少預充電時間，從而更快地激 活下一行。然而，想要把tRP設為2對大多數記憶體都是個很高的要求，可能會造成行啟用之前的資料丟失，記憶體控制器不能順利地完成讀寫操作。對於桌面計算機 來說，推薦預充電引數的值設定為2個時鐘週期，這是最佳的設定。如果比此值低，則會因為每次啟用相鄰緊接著的bank將需要1個時鐘週期，這將影響DDR 記憶體的讀寫效能，從而降低效能。只有在tRP值為2而出現系統不穩定的情況下，將此值設定為3個時鐘週期。

　　一般說來，tRP值建議2-5之間的值。值為2將獲取最高的效能，該值為4將在超頻時獲取最佳的穩定性，同樣的而該值為5，則太保守。大部分記憶體都無法使用2的值，需要超頻才可以達到該引數。

　　tRC : Row Cycle TimetRC

　　可選的設定：Auto，7-22，步幅值1。

　　Row Cycle TimetRC、RC，表示“SDRAM行週期時間”，它是包括行單元預充電到啟用在內的整個過程所需要的最小的時鐘週期數。其計算公式是：row cycle time tRC = minimum row active timetRAS + row precharge timetRP。因此，設定該引數之前，你應該明白你的tRAS值和tRP值是多少。如果tRC的時間過長，會因在完成整個時鐘週期後啟用新的地址而 等待無謂的延時，而降低效能。然後一旦該值設定過小，在被啟用的行單元被充分充電之前，新的週期就可以被初始化。在這種情況下，仍會導致資料丟失和損壞。

　　因此，最好根據tRC = tRAS + tRP進行設定，如果你的記憶體模組的tRAS值是7個時鐘週期，而tRP的值為4個時鐘週期，則理想的tRC的值應當設定為11個時鐘週期。

　　tRFC : Row Refresh Cycle Time

　　可選的設定：Auto，9-24，步幅值1。

　　Row Refresh Cycle TimetRFC、RFC，表示“SDRAM行重新整理週期時間”，它是行單元重新整理所需要的時鐘週期數。該值也表示向相同的bank中的另一個行單元兩次 傳送重新整理指令即：REF指令之間的時間間隔。tRFC值越小越好，它比tRC的值要稍高一些。

　　通常tRFC的值不能達到9，而10為最佳設定，17-19是記憶體超頻建議值。建議從17開始依次遞減來測試該值。大多數穩定值為tRC加上2-4個時鐘週期。

　　tRRD : Row to Row DelayRAS to RAS delay

　　可選的設定：Auto， 0-7，每級以1的步幅遞增。

　　Row to Row Delay，也被稱為RAS to RAS delay tRRD，表示"行單元到行單元的延時"。該值也表示向相同的bank中的同一個行單元兩次傳送啟用指令即：REF指令之間的時間間隔。tRRD值越小越好。

　　延遲越低，表示下一個bank能更快地被啟用，進行讀寫操作。然而，由於需要一定量的資料，太短的延遲會引起連續資料膨脹。於桌面計算機來說，推薦 tRRD值設定為2個時鐘週期，這是最佳的設定，此時的資料膨脹可以忽視。如果比此值低，則會因為每次啟用相鄰緊接著的bank將需要1個時鐘週期，這將 影響DDR記憶體的讀寫效能，從而降低效能。只有在tRRD值為2而出現系統不穩定的情況下，將此值設定為3個時鐘週期。

　　tWR : Write Recovery Time

　　可選的設定：Auto，2，3。

　　Write Recovery Time tWD，表示“寫恢復延時”。該值說明在一個啟用的bank中完成有效的寫操作及預充電前，必須等待多少個時鐘週期。這段必須的時鐘週期用來確保在預 充電發生前，寫緩衝中的資料可以被寫進記憶體單元中。同樣的，過低的tWD雖然提高了系統性能，但可能導致資料還未被正確寫入到記憶體單元中，就發生了預充電 操作，會導致資料的丟失及損壞。

　　如果你使用的是DDR200和266的記憶體，建議將tWR值設為2;如果使用DDR333或DDR400，則將tWD值設為3。

　　tWTR : Write to Read Delay

　　可選的設定：Auto，1，2。

　　Write to Read Delay tWTR，表示“讀到寫延時”。三星公司稱其為“TCDLR last data in to read command”，即最後的資料進入讀指令。它設定向DDR記憶體模組中的同一個單元中，在最後一次有效的寫操作和下一次讀操作之間必須等待的時鐘週期。

　　tWTR值為2在高時鐘頻率的情況下，降低了讀效能，但提高了系統穩定性。這種情況下，也使得記憶體晶片運行於高速度下。換句話說，增加tWTR值，可以 讓內容模組運行於比其預設速度更快的速度下。如果使用DDR266或DDR333，則將tWTR值設為1;如果使用DDR400，則也可試著將tWTR的 值設為1，如果系統不穩定，則改為2。

　　tREF : Refresh Period

　　可選的設定：Auto， 0032-4708，其步進值非固定。

　　Refresh Period tREF，表示“重新整理週期”。它指記憶體模組的重新整理週期。

　　先請看不同的引數在相同的記憶體下所對應的重新整理週期單位：微秒，即：一百萬分之一秒。?號在這裡表示該重新整理週期尚無對應的準確資料。

　　1552= 100mhz?.??s

　　2064= 133mhz?.??s

　　2592= 166mhz?.??s

　　3120= 200mhz?.??s

　　---------------------

　　3632= 100mhz?.??s

　　4128= 133mhz?.??s

　　4672= 166mhz?.??s

　　0064= 200mhz?.??s

　　---------------------

　　0776= 100mhz?.??s

　　1032= 133mhz?.??s

　　1296= 166mhz?.??s

　　1560= 200mhz?.??s

　　---------------------

　　1816= 100mhz?.??s

　　2064= 133mhz?.??s

　　2336= 166mhz?.??s

　　0032= 200mhz?.??s

　　---------------------

　　0388= 100mhz15.6us

　　0516= 133mhz15.6us

　　0648= 166mhz15.6us

　　0780= 200mhz15.6us

　　---------------------

　　0908= 100mhz7.8us

　　1032= 133mhz7.8us

　　1168= 166mhz7.8us

　　0016= 200mhz7.8us

　　---------------------

　　1536= 100mhz3.9us

　　2048= 133mhz3.9us

　　2560= 166mhz3.9us

　　3072= 200mhz3.9us

　　---------------------

　　3684= 100mhz1.95us

　　4196= 133mhz1.95us

　　4708= 166mhz1.95us

　　0128= 200mhz1.95us

　　如果採用Auto選項，主機板BIOS將會查詢記憶體上的一個很小的、名為“SPD”Serial Presence Detect 的晶片。SPD儲存了記憶體條的各種相關工作引數等資訊，系統會自動根據SPD中的資料中最保守的設定來確定記憶體的執行引數。如過要追求最優的效能，則需 手動設定重新整理週期的引數。一般說來，15.6us適用於基於128兆位記憶體晶片的記憶體即單顆容量為16MB的記憶體，而7.8us適用於基於256兆位 記憶體晶片的記憶體即單顆容量為32MB的記憶體。注意，如果tREF重新整理週期設定不當，將會導致記憶體單元丟失其資料。

　　另外根據其他的資料顯示，記憶體儲存每一個bit，都需要定期的重新整理來充電。不及時充電會導致資料的丟失。DRAM實際上就是電容器，最小的儲存單位是 bit。陣列中的每個bit都能被隨機地訪問。但如果不充電，資料只能儲存很短的時間。因此我們必須每隔15.6us就重新整理一行。每次重新整理時資料就被重寫 一次。正是這個原因DRAM也被稱為非永久性儲存器。一般通過同步的RAS-only的重新整理方法行重新整理，每行每行的依次重新整理。早期的EDO記憶體每重新整理 一行耗費15.6us的時間。因此一個2Kb的記憶體每列的重新整理時間為15.6?s x2048行=32ms。

　　tREF和tRAS一樣，不是一個精確的數值。通常15.6us和3.9us都能穩定執行，1.95us會降低記憶體頻寬。很多玩家發現，如果記憶體質量優良，當tREF重新整理週期設定為3120=200mhz?.??s時，會得到最佳的效能/穩定性比。