什麼叫輸出低電平有效?
數字電路里什麼是輸入（輸出）高（低）電平有效？
有效可以理解為能起作用，對編碼器而言，高電平有效指的是當輸入端出現高電平時，輸出端得到對應的編碼；普通編碼器任何時刻輸入信號只能有一個有效是因為普通編碼器設計時就按照一次只有一個輸入信號有效來設計的，如果使用時有2個以上的信號有效，就無法判斷所得編碼是哪一個輸入信號的編碼；而優先編碼器就允許多個輸入信號同時有效，輸出編碼是優先級最高的輸入信號的編碼。
什麼叫輸出高電平有效？
就是控制的時鐘信號為高電平時，你的輸出端才能輸出信號，為低電平時，不輸出
譯碼器的輸出低電平有效還是高電平有效？
高低電平的都有，要看具體型號了。如有幫助請採納，手機則點擊右上角的滿意，謝謝！！
低電平有效時，輸出是什麼
意思是兩個輸入端只有都輸入低電平時，輸出才是高電平。
譯碼器的輸出分為低電平有效和高電平有效兩種嗎？怎麼判斷一個譯碼器的輸出是低電平有效還是高電平有效
“譯碼器的輸出分為低電平有效和高電平有效兩種嗎？”
是的，也就是所謂的反向輸出或者非反向輸出。
“怎麼判斷一個譯碼器的輸出是低電平有效還是高電平有效”
查閱該型號的datasheet來確定。
“是不是帶有74LS標示的都是低電平有效？帶有74HC的都是高電平有效？”
LS、HC是芯片的製造工藝，與輸出邏輯無關。
關於低電平有效的問題，急求啊
1、正確。
2、對的，輸入高電平無效，但一般平時維持在高電平，需要觸發時才切換為低電平，觸發完成又回到高電平，準備下次觸發。
3、是否有效是對後級電路來說的，就像比賽骸聲一樣，槍響有效，是針對運動員的，槍響了才起跑，不響就不動一樣；後面的電路檢測到輸出為低（對後級電路來說相當是輸入），開始動作，是高就不動作，就是無效。
4、一定是高低電平一起用的。
5、給信號上面加一橫標示使用的是低電平觸發，和普通信號是一樣的，只是強調低觸發而已。
6、你理解反了，低電平有效是指輸入，至於輸出也可能是低、高、高阻甚至是模擬量都有可能，這要看後面控制的是什麼了，槍響了，可能是100m也可能是800m跑。
低電平有效的輸出是1還是0
這要看是對於“正邏輯”或“負邏輯”，
對於“正邏輯”：低電平對應的為0；
對於“負邏輯”：低電平對應的為1；
高電平低電平是什麼意思
邏輯電平的一些概念
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（Vih）： 保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。
2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。
4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。
5：閥值電平(Vt)： 數字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平> Vih，輸入低電平
對於一般的邏輯電平，以上參數的關係如下：
Voh > Vih > Vt > Vil > Vol。
6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。
7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。
8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。
9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。
門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對於集電極開路（OC）門，其上拉電阻阻值RL應滿足下面條件：
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
：常用的邏輯電平
·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。
·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。
·低電壓的邏輯電平還有2.5V和1.8V兩種。
·ECL/PECL和LVDS是差分輸入輸出。
·RS-422/485和RS-2互2是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。
74LS138的輸出,是低電平有效,還是高電平有效?低電平有效是什麼含義
首先，通過555定時器產生頻率為1Hz的脈衝信號，該脈衝信號用於提供給D觸發器和剎車時的輸入信號。3個D觸發器用於產生三端輸出的001、010、100的循環信號，此信號提供左轉、右轉的原始信號。左轉、右轉的原始信號通過6個與門以及電鍵提供的高低電位信號，將原始信號分別輸出到左、右的3個汽車尾燈上。這部分電路起到信號分揀的作用。分揀之後的信號通過或門，實現與剎車、檢查電鍵信號的之間選擇。最終得到的信號即可輸出到發光二極管上，實現所需功能。
總體框圖：由於汽車左或右轉彎時，三個指示燈循環點亮，所以用三進制計數器控制譯碼器電路順序輸出低電平，從而控制尾燈按要求點亮。由此得出在每種運行狀態下，各指示燈與各給定條件(S1、S0、CP、Q1、Q0)的關係，即邏輯功能表(如表6-2所示(表中0表示燈滅，1表示燈亮)。
由表1得總體框圖如圖所示
圖1汽車尾燈控制電路原理框圖
表1汽車尾燈控制邏輯功能表
開關控制
S1 S0
三進制計數器
Q1 Q0
六個指示燈
D6 D5 D4 D1 D2 D3
0 0
0 0 0 0 0 0
0 1
0 0
0 1
1 0
0 0 0 1 0 0
0 0 0 0 1 0
0 0 0 0 0 1
1 0
0 0
0 1
1 0
0 0 1 0 0 0
0 1 0 0 0 0
1 0 0 0 0 0
1 1
CP CP CP CP CP CP
3.2 單元電路設計與分析
3.2.1 開關控制電路的設計
設74LSl38和顯示驅動電路的使能端信號分別為G和A，根據總體邏輯功能表分析及組合得G、A與給定條件(S1、S0、CP)的真值表，如表2所示。
開關控制
S1 S0
CP
使能信號
G A
0 0
0 1
0 1
1 1
1 0
1 1
1 1
CP
0 CP
表2 S1、S0、CP與 G、A邏輯功能真值表
由表6—3經過整理得邏輯表達式
, ,
由上式得開關控制電路，如圖2所示
圖2 開關控制電路
3.2.2 三進制計數器電路的設計
三進制計數器電路可根據表1由雙J—K觸發器74LS76構成，此電路結構簡單，成本較低，選用此方案。電路圖如圖3所示
圖3 三進制計數器
3.2.3譯碼與顯示驅動電路的設計
譯碼與顯示驅動電路的功能是：在開關控制電路輸出和三進制計數器狀態的作用下，提供6個尾燈控制信號，當譯碼驅動電路輸出的控制信號為低電平時，相應指示燈點亮。因此，譯碼與顯示驅動電路可用74LS138(其功能表如表3.3所示)、6個與非門和6個反相器構成，邏輯電路如圖3.10中的（Ⅰ）所示。圖中，譯碼器74LS138的輸入端C、B、A分別接K1、Q1、Q0。當圖中G=F=1、K1=0時，對於計數器狀態Q1Q0為00、01、10，譯碼器輸出依次為0，使得與指示燈D1、D2、D3對應的反相器輸出依次為低電平，從而使指示燈D1、D2、D3依次順序點亮，示意汽車右轉彎；當圖中G=F=1、K1=1時，對於計數器狀態Q1Q0為00、01、10，譯碼器輸出依次為0，使得與指示燈D4、D5、D6對應的反相器輸出依次為低電平，從而使指示燈D4、D5、D6依次順序點亮，示意汽車左轉彎；當圖中G=0，F=1時，譯碼器輸出為全1，使所有指示燈對應的反相器輸出全部為高電平，指示燈全部熄滅；當圖中G=0，F=cp時，所有指示燈隨cp的頻率閃爍。實現了4種不同模式下的尾燈狀態顯示。
3.3.4 尾燈電路的設計
尾燈顯示驅動電路由6個發光二極管和6各電阻構成，反相器G1—G3的輸出端也依次為0，指示燈D1→D2→D3按順序點亮，示意汽車右轉彎；反相器G4～G6的......